DDR3 SDRAM은 2007년에 출시된 3세대 동기식 동적 랜덤 액세스 메모리(SDRAM)의 한 유형이다. 2005년 삼성전자가 최초의 프로토타입을 공개했으며, 인텔 코어 i7 및 AMD 페넘 II 프로세서의 등장과 함께 널리 사용되었다. DDR3는 DDR2에 비해 더 높은 대역폭과 낮은 전력을 제공하며, 다양한 규격과 변종이 존재한다. DDR3의 후속 기술은 DDR4 SDRAM이다.
더 읽어볼만한 페이지
SDRAM - DDR SDRAM DDR SDRAM은 클럭 신호의 상승 및 하강 엣지에서 데이터를 전송하여 SDRAM의 대역폭을 두 배로 늘리는 메모리 기술로, 삼성전자가 최초로 상용화한 후 JEDEC에 의해 표준화되었으며, DDR2, DDR3, DDR4, DDR5 등으로 발전하며 성능이 향상되었다.
SDRAM - XDR DRAM 옥탈 데이터 속도 기술로 클럭당 8비트를 전송하여 높은 데이터 전송 속도를 제공하는 XDR DRAM은 DRSL 기술을 통해 저전력과 고성능을 달성하고 8뱅크 메모리, 점대점 연결, CSP 패키징 기술을 특징으로 하며 플레이스테이션 3에 사용되었다.
2005년 2월, 삼성전자는 최초의 DDR3 메모리 칩 프로토타입을 공개했다.[13][2] JEDEC은 2007년에 DDR3 표준을 공식 발표했다.[3]인텔의 코어 i7 프로세서와 AMD의 페넘 II 프로세서가 출시되면서 DDR3의 사용이 증가했다. 이 프로세서들은 메모리 컨트롤러를 내장하고 있었으며, 코어 i7은 DDR3을 필요로 했고, 페넘 II는 DDR3을 권장했다.
2. 1. 한국 기업의 역할
삼성은 2005년 2월 세계 최초로 DDR3 메모리 칩 시제품을 출시하며 DDR3 개발과 표준화에 중요한 역할을 했다.[13][2] 2005년 5월, JEDEC 위원회 의장 데시 로든은 DDR3가 약 3년간 개발되어 왔다고 밝혔다.[3]
DDR3는 2007년에 공식 출시되었지만, 2009년 말 또는 2010년 초까지는 DDR2의 시장 점유율을 따라잡지 못할 것으로 예상되었다.[4] DDR3 사용 증가는 인텔의 코어 i7 프로세서와 AMD의 페넘 II 프로세서의 영향이 컸다. 이 프로세서들은 내부 메모리 컨트롤러를 가지고 있었으며, 코어 i7은 DDR3을 필요로 했고, 페넘 II는 DDR3을 권장했다. IDC(International Data Corporation, 국제 데이터 공사)는 2009년 1월 DDR3 판매가 2009년 전체 DRAM 판매량의 29%를 차지하고 2011년까지 72%로 증가할 것이라고 예측했다.[6]
3. 규격 표준
DDR3-800E
100
10
400
800
PC3-6400
6400
5-5-5 6-6-6
DDR3-1066E DDR3-1066F DDR3-1066G
133
71/2
533
1066
PC3-8500
8533
6-6-6 7-7-7 8-8-8
DDR3-1333F* DDR3-1333G DDR3-1333H DDR3-1333J*
166
6
667
1333
PC3-10600
10667
7-7-7 8-8-8 9-9-9 10-10-10
DDR3-1600G* DDR3-1600H DDR3-1600J DDR3-1600K
200
5
800
1600
PC3-12800
12800
8-8-8 9-9-9 10-10-10 11-11-11
DDR3-1866J* DDR3-1866K DDR3-1866L DDR3-1866M*
233
42/7
933
1866
PC3-14900
14933
10-10-10 11-11-11 12-12-12 13-13-13
DDR3-2133K* DDR3-2133L DDR3-2133M DDR3-2133N*
266
33/4
1066
2133
PC3-17000
17066
11-11-11 12-12-12 13-13-13 14-14-14
는 선택 사항이다.
DDR3-xxx에서 "xxx"는 DDR 칩의 데이터 전송 속도를 나타내며, PC3-yyyy에서 "yyyy"는 DIMM 모듈의 이론적 대역폭(MB/s)을 나타낸다. 대역폭은 초당 전송량에 8을 곱하여 계산하는데, 이는 DDR3 메모리 모듈이 64 데이터 비트 폭을 가지고 있고 1바이트는 8비트이므로 한 번에 8바이트가 전송되기 때문이다.
DDR3에는 DDR2와 마찬가지로 대역폭이나 용량 외에 다음과 같은 옵션 규격이 있다.
ECC 구현: 신뢰성 향상을 위해 여분의 데이터 바이트 레인을 가지며, 작은 오류는 수정하고 큰 오류는 감지한다. ECC가 있는 모듈은 형식명에 '''ECC''' 또는 '''E'''가 붙는다. (예: "PC3-6400 ECC", "PC3-8500E")[47]
"등록된" 신호: 신호를 안정시켜 클럭 속도 및 슬롯당 용량을 향상시킬 수 있다. 레지스터 칩에서 신호를 버퍼링하며, 버퍼링으로 인해 여분의 클럭이 필요하고 대기 시간이 증가한다. 이러한 모듈의 형식명에는 '''R'''이 붙는다. (예: PC3-6400R은 레지스터드 PC3-6400 모듈, PC3-6400R ECC는 ECC가 추가된 모듈)
완전 버퍼 모듈: 형식명에 '''F''' 또는 '''FB'''가 추가되며, 다른 종류와 노치 위치가 다르다. 완전 버퍼 모듈은 레지스터드 모듈용 마더보드에서 사용할 수 없으므로, 모듈 삽입을 방지하기 위함이다.
3. 1. 칩 규격 및 모듈 규격
DDR3 SDRAM 메모리에는 칩 규격과 모듈 규격, 2가지 규격이 존재한다. 칩 규격은 메모리 칩의 최대 동작 주파수를, 모듈 규격은 메모리 모듈의 최대 전송 속도를 나타낸다.[38]
8비트 단위의 프리페치(prefetch, CPU가 데이터를 필요로 하기 전에 메모리에서 미리 읽어오는 기능) 기능을 갖추고 있으며, 데이터 전송 최대 속도는 이론상 DDR2 SDRAM의 2배이다.
또한, 동작 전원 전압은 DDR SDRAM의 2.5V/2.6V, DDR2 SDRAM의 1.8V에 비해, DDR3 SDRAM은 1.5V, DDR3L SDRAM은 1.35V로 동작하여 더욱더 소비 전력 감소, 저발열이 실현되었다.
2005년에 주로 개인용 컴퓨터와 서버의 메인 메모리 용 규격으로 제정되었고, 2007년부터 시장에 출시되기 시작했다.[39] DDR3 SDRAM을 처음 지원한 칩셋은 인텔(Intel)의 경우 2007년 중반에 출시된 3 시리즈 칩셋, AMD(Advanced Micro Devices)의 경우 2009년 제1사분기에 출시된 소켓 AM3이다. 인텔의 경우 주로 Core i 시리즈 CPU 세대부터 주류가 된 메모리 규격이다. DDR3-1333×2 (21.3GB/s) 및 DDR3-1066×3 (25.6GB/s) 조합으로 시작되었다.
2012년에는 저전압·저소비전력 사양의 LPDDR3가 발표되었고, 2013년경부터 LPDDR3를 내장한 SoC(System-on-a-chip)를 탑재한 스마트폰과 태블릿 컴퓨터가 시장에 출시되기 시작했다.
후속 규격으로 DDR4 SDRAM이 예정되어 있으며, 2015년경부터 시장에 출시될 것으로 예상되었고[42], 2017년에는 DDR4가 시장 점유율 50%를 넘어서면서 세대 교체가 진행되었다.
칩 규격
모듈 규격
메모리 클럭 (MHz)
버스 클럭 (MHz)
전송 속도 (GB/초)
데이터 전송 속도 (사이클) (MHz)
데이터 전송 속도 (전송 횟수) (MT/초)
모듈의 데이터 전송 속도 (64비트 데이터 = 8바이트(B) (1바이트 = 8비트)) (MB = B, GB = B)
DDR3-800
PC3-6400
100
400
6.400
800
800
800MHz × 8B = 6,400MB/초 = 6.4GB/초
DDR3-1066
PC3-8500
133
533
8.533
1,066
1,066
1,066MHz × 8B ≒ 8,533MB/초 = 8.533GB/초
DDR3-1333
PC3-10600
166
667
10.667
1,333
1,333
1,333MHz × 8B ≒ 10,667MB/초 = 10.667GB/초
DDR3-1600
PC3-12800
200
800
12.800
1,600
1,600
1,600MHz × 8B = 12,800MB/초 = 12.8GB/초
DDR3-1866
PC3-14900
233
933
14.933
1,866
1,866
1,866MHz × 8B ≒ 14,933MB/초 = 14.933GB/초
DDR3-2133
PC3-17000
266
1066
17.067
2,133
2,133
2,133MHz × 8B ≒ 17,067MB/초 = 17.067GB/초
DDR3-2400
PC3-19200
300
1200
19.200
2,400
2,400
2,400MHz × 8B = 19,200MB/초 = 19.2GB/초
DDR3-2666
PC3-21333
333
1333
21.333
2,666
2,666
2,666MHz × 8B ≒ 21,333MB/초 = 21.333GB/초
'''주석:'''
위 목록 중 DDR3-2133까지는 JEDEC의 JESD79-3D에 의해 표준화되었다.[45]
DDR3-xxx의 "xxx"는 DDR 칩 자체의 데이터 전송 속도를 나타낸다. 반면에 PC3-yyyy의 "yyyy"는 DIMM 모듈의 이론적인 대역폭(종종 근사치로 반올림됨)을 나타낸다. 대역폭은 초당 전송량을 8배하여 구한다. 이는 DDR3 메모리 모듈이 64 데이터 비트 폭을 가지며, 1바이트는 8비트이므로, 한 번에 8바이트가 전송되기 때문이다.
DDR3에도 DDR2와 마찬가지로 대역폭이나 용량 외에 다음과 같은 옵션 규격이 있다.
ECC 구현. 신뢰성 향상을 위해 여분의 데이터 바이트 레인을 갖는다. 작은 오류는 수정되고, 큰 오류는 감지된다. ECC가 있는 모듈은 형식명에 '''ECC''' 또는 '''E'''가 붙는다. 예를 들어 "PC3-6400 ECC" 또는 "PC3-8500E"이다.[47]
"등록된" 신호로 신호를 안정시킨다. 그 결과 클럭 속도 및 슬롯당 용량도 향상될 수 있다. 이는 레지스터 칩에서 신호를 버퍼링하여 이루어진다. 버퍼링되는 만큼 여분의 클럭이 필요하고 대기 시간이 증가한다. 이러한 모듈의 형식명에는 '''R'''이 붙는다. 반대로 논 레지스터드(일명 언버퍼드) RAM을 구별할 필요가 있을 때는 '''U'''를 붙인다. PC3-6400R은 레지스터드 PC3-6400 모듈이며, PC3-6400R ECC는 ECC가 추가로 적용된 모듈이다.
완전 버퍼 모듈. 이는 형식명에 '''F''' 또는 '''FB'''가 추가된다. 다른 종류와는 노치 위치가 다르다. 이는 완전 버퍼 모듈은 레지스터드 모듈용으로 만들어진 마더보드에서는 사용할 수 없으므로, 모듈 삽입을 방지하기 위함이다.
3. 2. 성능
DDR3 메모리는 DDR2에 비해 8-버스트 프리페치(Prefetch)를 사용하여 이론상 최대 2배의 데이터 전송 속도를 제공한다. DDR3의 데이터 전송 속도는 400–1066 MT/s (초당 메가 전송)이며, 이는 400–1066 MHz I/O 클럭의 상승 및 하강 에지를 모두 사용한다.[13] 이는 DDR2의 데이터 전송 속도(200–533 MHz I/O 클럭을 사용하는 400–1066 MT/s)의 두 배이며 DDR(100–200 MHz I/O 클럭을 사용하는 200–400 MT/s)의 네 배이다.
DDR3는 DDR 및 DDR2와 동일한 전기 신호 표준인 스터브 직렬 종단 논리를 사용하지만, 타이밍과 전압은 다르다. 특히 DDR3는 SSTL_15를 사용한다.[12]
일반적인 JEDEC DDR3 장치의 레이턴시(Latency)는 DDR3-1066의 경우 7-7-7-20, DDR3-1333의 경우 8-8-8-24 등이다. 실제 시간 간격으로 보면 DDR3의 레이턴시는 DDR2와 유사하며, 약 10ns이다.
CAS 레이턴시(ns) = 1000 × CL(사이클) ÷ 클럭 주파수(MHz) = 2000 × CL(사이클) ÷ 전송 속도(MT/s)
DDR3-xxx는 데이터 전송 속도를 나타내며 DDR 칩을 설명하는 반면, PC3-xxxx는 이론적 대역폭(마지막 두 자리 숫자 잘림)을 나타내며 조립된 DIMM을 설명하는 데 사용된다. 대역폭은 초당 전송 횟수에 8을 곱하여 계산한다. 이는 DDR3 메모리 모듈이 64개의 데이터 비트 너비의 버스에서 데이터를 전송하고 바이트가 8비트로 구성되므로 전송당 8바이트의 데이터와 같기 때문이다.
64-비트 너비의 DDR3 모듈은 메모리 클럭 속도의 최대 64배의 전송 속도를 달성할 수 있다. 메모리 모듈당 한 번에 64비트의 데이터가 전송되면서 DDR3 SDRAM은 (메모리 클럭 속도) × 4(버스 클럭 승수) × 2(데이터 속도) × 64(전송 비트 수) / 8(바이트의 비트 수)의 전송 속도를 제공한다. 따라서 메모리 클럭 주파수가 100 MHz인 경우 DDR3 SDRAM은 최대 6400 MB/s의 전송 속도를 제공한다.
데이터 속도(MT/s)는 DDR 메모리의 더블 데이터 속도로 인해 I/O 버스 클럭(MHz)의 두 배이다.
분수 주파수는 일반적으로 내림하지만 정확한 숫자가 666이고 가장 가까운 정수로 반올림하므로 667로 반올림하는 것이 일반적이다. 일부 제조업체는 특정 정밀도로 반올림하거나 대신 반올림하기도 한다. 예를 들어, PC3-10666 메모리는 PC3-10600 또는 PC3-10700으로 나열될 수 있다.[23]
4. 특징
DDR3 메모리는 DDR2 메모리에 비해 전력 소비가 적다. 일부 제조업체는 "듀얼 게이트" 트랜지스터를 사용하여 전류 누설을 줄이는 것을 제안한다.[9]JEDEC에 따르면, 메모리 안정성이 가장 중요한 서버나 기타 장치에서는 1.575V를 절대 최대값으로 간주해야 하며,[10] 메모리 모듈이 영구적인 손상을 입기 전에 최대 1.80볼트를 견딜 수 있어야 하지만, 해당 수준에서 제대로 작동할 필요는 없다고 명시한다.[10]
DDR3의 또 다른 장점은 8-버스트 딥의 프리페치 버퍼이다. (DDR2는 4-버스트 딥, DDR은 2-버스트 딥) 이러한 장점은 DDR3의 전송 속도를 가능하게 하는 기술이다. DDR3 모듈은 400–1066 MT/s의 속도로 데이터를 전송할 수 있으며, 이는 400–1066 MHz I/O 클럭의 상승 및 하강 에지를 모두 사용한다. 이는 DDR2(200–533 MHz I/O 클럭, 400–1066 MT/s)의 두 배이며 DDR(100–200 MHz I/O 클럭, 200–400 MT/s)의 네 배이다.
헤르츠는 초당 ''사이클''을 측정하는 단위이고, 모든 전송보다 자주 신호가 사이클하지 않으므로, MT/s 단위로 전송 속도를 설명하는 것은 기술적으로 정확하지 않지만 매우 일반적이다. 또한 다양한 메모리 타이밍이 데이터 전송 속도의 절반인 클럭 사이클 단위로 제공되므로 오해의 소지가 있다. DDR3는 DDR 및 DDR2와 동일한 전기 신호 표준인 스터브 직렬 종단 논리를 사용하지만 타이밍과 전압은 다르다. 특히 DDR3는 SSTL_15를 사용한다.[12]
삼성전자는 2005년 2월에 512 Mb 용량과 1.066 Gbps 대역폭을 가진 최초의 DDR3 메모리 프로토타입을 시연했다.[13]인텔의 P35 "Bearlake" 칩셋을 기반으로 2007년 6월에 DDR3-1600(PC3-12800)까지의 대역폭을 가진 DIMM 형태의 제품이 시장에 출시되었다.[15] 2008년 11월에 출시된 인텔 코어 i7은 칩셋을 거치지 않고 메모리에 직접 연결된다. Core i7, i5 & i3 CPU는 초기에 DDR3만 지원했다. AMD의 소켓 AM3페넘 II X4 프로세서는 2009년 2월에 출시되었으며, DDR3를 지원하는 최초의 프로세서였다(이전 버전과의 호환성을 위해 DDR2도 지원).
DDR3 듀얼 인라인 메모리 모듈(DIMM)은 240개의 핀을 가지며 전기적으로 DDR2와 호환되지 않는다. DDR2와 DDR3 DIMM에서 다르게 위치한 키 노치는 실수로 서로 바꿔 끼우는 것을 방지한다. 키가 다르게 배치되었을 뿐만 아니라 DDR2는 측면에 둥근 노치가 있고 DDR3 모듈은 측면에 사각형 노치가 있다.[16] DDR3 SO-DIMM은 204개의 핀을 가지고 있다.[17]
스카이레이크 마이크로아키텍처를 위해 인텔은 DDR3 또는 DDR4 칩을 모두 사용할 수 있는 UniDIMM이라는 SO-DIMM 패키지를 설계했다. CPU의 통합 메모리 컨트롤러는 둘 중 하나와 함께 작동할 수 있다. UniDIMM의 목적은 DDR3에서 DDR4로 전환하는 것을 처리하는 것으로, 가격과 가용성으로 인해 RAM 유형을 전환하는 것이 바람직할 수 있다. UniDIMM은 일반 DDR4 SO-DIMM과 동일한 치수와 핀 수를 가지지만, 호환되지 않는 DDR4 SO-DIMM 소켓에서 실수로 사용하는 것을 방지하기 위해 노치가 다르게 배치되어 있다.[18]
개별 SDRAM 칩(또는 확장하여 DIMM)의 전력 소비는 속도, 사용 유형, 전압 등 많은 요인에 따라 달라진다. 델의 전력 어드바이저는 4GB ECC DDR1333 RDIMM이 각각 약 4W를 사용한다고 계산한다.[20] 반대로, 더 현대적인 주류 데스크톱용 부품인 8GB DDR3/1600 DIMM은 훨씬 빠름에도 불구하고 2.58W로 정격되었다.[21]
DDR3 SDRAM 구성 요소 및 모듈의 특징은 다음과 같다.
DDR3 SDRAM 구성 요소
비동기 RESET 핀 도입[48]
시스템 레벨 플라이 시간 보정 지원
On-DIMM 미러 친화적인 DRAM 핀아웃
CWL(CAS Write Latency) per clock 핀 도입
On-die I/O 캘리브레이션 엔진
READ 및 WRITE 캘리브레이션
DDR3 모듈
Fly-by command/address/control bus with on-DIMM termination
정밀 캘리브레이션 레지스터
DDR3 모듈은 DDR2 소켓과 호환되지 않으며, DIMM 모듈이나 마더보드에 손상을 줄 수 있다.[49]
DDR2와 비교했을 때 DDR3의 장/단점은 다음과 같다.
장점
광대역을 통한 성능 향상 (1600MT/s까지 표준화)
나노초 레벨에서 레이턴시 개선
저전력으로 더 높은 성능 발휘 (노트북의 경우 배터리 사용 시간 향상 기대)
저전력에 대한 확장 기능
단점
일반적으로 광대역화, 고클럭화하면 소비 전력이 증가한다. 다만, DDR2에서 DDR3로의 전환에 있어서 고대역화와 동시에 구동 전압이 낮아졌기 때문에 전체적으로 거의 동일한 수준이다.
4. 1. 확장 기능
인텔은 2007년3월 23일, DDR3 SDRAM의 기존 JEDEC SPD 규격에 성능 확장을 지원하기 위해 익스트림 메모리 프로파일 (XMP) 규격을 공식적으로 발표했다.[28] XMP는 DDR3 SDRAM의 JEDEC SPD 사양에 오버클럭 동작을 위한 프로파일을 추가하는 규격이다.[44]
5. 변종
DDR3 SDRAM은 대역폭(예: DDR3-800D) 및 용량 변형 외에도 다음과 같은 모듈이 있을 수 있다.
'''ECC 메모리''': 오류를 수정하고 감지하여 신뢰성을 높이기 위해 추가 데이터 바이트 레인을 갖춘다. ECC가 있는 모듈은 지정에 '''ECC''' 또는 '''E'''가 추가된다. (예: PC3-6400 ECC, PC3-8500E)
'''등록 또는 버퍼 메모리''': 레지스터를 사용하여 신호를 전기적으로 버퍼링하여 신호 무결성을 개선하지만, 추가 클럭 지연 시간이 증가한다. 지정에 '''R'''이 추가된다. (예: PC3-6400R)
'''비등록(일명 "비버퍼") RAM''': 지정에 '''U'''가 추가되어 식별된다.
'''완전 버퍼 모듈''': '''F''' 또는 '''FB'''로 지정되며 다른 클래스와 동일한 노치 위치를 갖지 않아, 등록 모듈용 마더보드와 함께 사용할 수 없다.
'''로드 감소 모듈''': '''LR'''로 지정되며, 제어 및 데이터 라인을 모두 버퍼링하면서 모든 신호의 병렬 특성을 유지하여 대규모 메모리 용량을 제공하고, '''FB''' 메모리의 성능 및 전력 소비 문제를 해결한다.
FBDIMM(완전 버퍼) 및 LRDIMM(로드 감소) 메모리 유형은 메모리 칩으로 흐르는 전기 전류의 양을 제어하도록 설계되었다. 이들은 등록/버퍼 메모리와 호환되지 않으며, 이를 필요로 하는 마더보드는 다른 종류의 메모리를 허용하지 않는다.
JEDEC 솔리드 스테이트 기술 협회는 2010년 7월 26일에 JEDEC DDR3L을 발표했고,[35] 2011년 10월에 DDR3U를 발표했다.[36]
DDR3L 및 DDR3U 사양에 맞춰 제작된 메모리는 원래의 DDR3 표준과 호환되며 더 낮은 전압 또는 1.50V에서 작동할 수 있다.[32] 그러나 1.35V에서 작동하는 DDR3L을 명시적으로 필요로 하는 장치, 예를 들어 4세대 인텔 코어 프로세서의 모바일 버전을 사용하는 시스템은 1.50V DDR3 메모리와 호환되지 않는다.[33] DDR3L은 LPDDR3 모바일 메모리 표준과는 다르며 호환되지 않는다.
6. 후속 기술
DDR4 SDRAM은 DDR3 SDRAM의 후속 기술이다. 2012년 9월, '''JEDEC'''는 DDR4의 최종 규격을 발표했다.[7] DDR4는 DDR3보다 더 높은 표준화된 클럭 주파수 범위와 전송률[8], 그리고 더 낮은 전압을 제공한다. 2008년샌프란시스코에서 개최된 인텔 개발자 포럼에서 DDR3의 상위 규격은 DDR4가 될 것이라고 발표되었다.[53]
7. 핀 배열
DDR3 SDRAM은 78볼 FBGA(x4/x8), 96볼 FBGA (x16) 패키지를 사용하며[1], #이 표기된 핀은 부논리로 작동한다. 각 핀의 기능은 "핀 기능" 하위 섹션에 상세하게 설명되어 있다.
CK, CK#: 클럭 신호 (Clock)로, DDR3 SDRAM의 동작 기준 타이밍을 결정하는 차동 클럭을 입력한다. CK의 상승 에지와 CK#의 하강 에지 교점을 기준으로 주소 및 명령을 수신하고, CK와 CK#의 교점을 기준으로 데이터를 출력한다.
CKE: 클럭 인에이블 신호 (Clock Enable)로, 디바이스의 입출력 신호에 대해 클럭의 유효/무효 여부를 결정한다. CKE 입력이 하이이면 클럭이 유효, 로우이면 클럭이 무효가 된다. 프리차지 파워다운 (Precharge Power Down), 셀프 리프레시 (Self Refresh), 액티브 파워다운 (Active Power Down) 시에는 CKE를 로우로 설정한다.
CS#: 칩 선택 신호 (Chip Select)로, CS#가 로우일 때 명령 입력이 유효하며, CS#가 하이일 때는 명령 입력이 무효가 된다. 단, 동작 중인 명령은 CS#를 하이로 설정해도 지속된다.
ODT: 온다이 터미네이션 신호 (On Die Termination)로, ODT가 하이일 때 내장된 종단 저항이 유효해진다. ODT는 DQ, DQS, DQS#, DMTDQS#, NUDQS#에만 공급되며, 그 외의 입력 핀에는 공급되지 않는다.
RAS#, CAS#, WE#: 로우 어드레스 스트로브 신호 (Row Address Strobe: RAS), 칼럼 어드레스 스트로브 신호 (Column Address Strobe: CAS), 쓰기 인에이블 신호 (Write Enable: WE)로, DDR3 SDRAM의 동작을 결정하는 명령을 입력한다.
DM (DMU, DML): 데이터 마스크 신호 (Data Mask)로, 쓰기 동작 시 하이일 때의 데이터 입력을 마스크하여 디바이스에 기록되지 않도록 한다. x8 디바이스에서 TDQS를 유효하게 한 경우, TDQS로 동작하고 DM은 무효가 된다.
BA0-BA2: 뱅크 어드레스 신호 (Bank Address)로, 액티브 명령 시에 읽기/쓰기 할 뱅크를 선택한다. 모드 레지스터 (Mode Register)의 종류 (MR0~MR3)를 선택하는 데에도 사용된다.
A0-A13: 어드레스 신호 (Address)로, 메모리 어레이에서 읽고 쓰기 할 셀 위치를 특정하는 주소를 입력한다. 액티브 명령 입력 시에는 로우 어드레스, 읽기/쓰기 명령 입력 시에는 버스트 동작의 선두 칼럼 어드레스를 선택한다. 모드 레지스터 설정에도 사용된다.
A10/AP: 오토 프리차지 신호 (Auto Precharge)로, 읽기/쓰기 명령 시 A10은 주소 입력에 사용되지 않고, 읽기/쓰기 후 액세스하는 뱅크에 대해 오토 프리차지를 수행할지 (A10 하이), 수행하지 않을지 (A10 로우)를 지정하는 데 사용된다. 프리차지 명령 입력 시 A10은 프리차지 대상 뱅크를 선택하는 데 사용된다. A10이 로우이면 프리차지는 뱅크 하나에 대해서만 수행되고, A10을 하이로 설정하면 모든 뱅크에 대해 프리차지가 수행된다.
A12/BC#: 버스트 찹 (Burst Chop) 신호로, 읽기/쓰기 명령 입력 시 버스트 동작을 4 데이터 분으로 중단할지 (A12 로우), 수행하지 않을지 (A12 하이)를 선택한다.
RESET#: 리셋 신호 (RESET)로, 리셋 핀에 로우를 입력하면 언제든지 디바이스는 리셋 동작을 수행한다. 리셋 핀이 하이일 때는 아무것도 수행하지 않는다. 통상 동작 중에는 리셋 핀을 안정적으로 하이로 유지해야 한다.
DQ: 데이터 신호로, 데이터 입출력을 수행한다.
DQS, DQS#: 데이터 스트로브 신호 (Data Strobe)로, 데이터 읽기/쓰기 타이밍을 지정하는 차동 스트로브 신호이다. 쓰기 시 DQS와 DQS#의 교점을 데이터 윈도우의 중심을 관통하는 타이밍으로 신호를 입력한다. 읽기 시 DQS, DQS#의 에지는 데이터 에지와 일치한다.
TDQS, TDQS#: 터미네이션 데이터 스트로브 (Termination Data Strobe)로, x8 DRAM에서만 유효하다. 모드 레지스터 (Mode Register) MR1에서 TDQS 기능을 유효하게 한 경우, TDQS/TDQS#는 DQS/DQS#에 대한 종단 저항을 제공한다. TDQS 기능이 무효인 경우, TDQS는 데이터 마스크로 동작하며, TDQS#는 사용되지 않는다.
NC: 미접속 (Non Connection) 핀이다.
VDD: 전원 공급 핀이다.
VSS: 접지 핀이다.
VDDQ: DQ용 전원 공급 핀이다.
VSSQ: DQ용 접지 핀이다.
VREFDQ: DQ용 참조 전압 (Vref) 공급 핀이다.
VREFCA: 명령, 주소용 참조 전압 (Vref) 공급 핀이다.
ZQ: ZQ 캘리브레이션 (ZQ Calibration)용 참조 전압 (Vref) 공급 핀으로, ZQ 핀은 외부 저항 RZQ (240Ω±1%)를 거쳐 GND에 연결한다.
참조
[1]
웹사이트
"I'M Intelligent Memory to release 16GB Unregistered DDR3 Modules"
http://www.anandtech[...]
2015-04-20
[2]
웹사이트
Our Proud Heritage from 2000 to 2009
https://www.samsung.[...]
Samsung
2019-06-25
[3]
웹사이트
JEDEC: Memory standards on the way
http://www.digitimes[...]
2011-04-28
[4]
웹사이트
IDF: "DDR3 won't catch up with DDR2 during 2009"
http://www.pcpro.co.[...]
pcpro.co.uk
2009-06-17
[5]
웹사이트
DDR3 Memory Won't Be Mainstream Until 2009
http://www.extremete[...]
2009-06-17
[6]
뉴스
New 50nm Process Will Make DDR3 Faster and Cheaper This Year
http://www.maximumpc[...]
2009-06-17
[7]
웹사이트
JEDEC Announces Publication of DDR4 Standard – JEDEC
http://www.jedec.org[...]
JEDEC
2014-10-12
[8]
웹사이트
Next-Generation DDR4 Memory to Reach 4.266GHz – Report
http://www.xbitlabs.[...]
2011-01-03
[9]
간행물
Research: DDR FAQ
http://www.ocmodshop[...]
2007-10-18
[10]
웹사이트
DDR3 SDRAM standard (revision F)
http://www.jedec.org[...]
JEDEC
2015-07-05
[11]
웹사이트
DDR3 SDRAM standard (revision E)
http://www.jedec.org[...]
JEDEC
2015-07-05
[12]
웹사이트
Design Considerations for the DDR3 Memory Sub-System
http://www.jedex.org[...]
Jedex
2020-08-12
[13]
뉴스
Samsung Demonstrates World's First DDR 3 Memory Prototype
https://phys.org/new[...]
2019-06-23
[14]
웹사이트
Pipe Dreams: Six P35-DDR3 Motherboards Compared
http://www.tomshardw[...]
2007-06-05
[15]
웹사이트
Super Talent & TEAM: DDR3-1600 Is Here!
http://www.anandtech[...]
AnandTech
2007-07-20
[16]
웹사이트
Memory Module Picture 2007
http://www.simmteste[...]
2022-01-05
[17]
웹사이트
204-Pin DDR3 SDRAM unbuffered SODIMM design specification
https://www.jedec.or[...]
JEDEC
2015-07-05
[18]
웹사이트
How Intel Plans to Transition Between DDR3 and DDR4 for the Mainstream
http://www.techpower[...]
2018-03-19
[19]
웹사이트
Kingston Rolls Out Industry's First 2GHz Memory Modules for Intel Core i7 Platforms
http://www.xbitlabs.[...]
Xbit Laboratories
2008-11-02
[20]
웹사이트
Dell Energy Smart Solution Advisor
http://essa.us.dell.[...]
Essa.us.dell.com
2013-07-28
[21]
PDF
http://www.kingston.[...]
2022-03
[23]
간행물
Pc3 10600 vs. pc3 10666 What's the difference – New-System-Build
http://www.tomshardw[...]
Tomshardware.com
2012-01-23
[24]
간행물
Corsair to offer fastest ever 3,200MHz Venegeance Pro DDR3
https://bit-tech.net[...]
bit-tech.net
2024-02-15
[25]
간행물
Crucial Value CT2KIT51264BA1339 PC1333 4GB Memory RAM (DDR3, CL9) Retail
https://www.amazon.c[...]
www.amazon.co.uk
2016-05-10
[26]
웹사이트
Understanding DDR3 Serial Presence Detect (SPD) Table
https://www.simmtest[...]
simmtester.com
2015-12-12
[27]
웹사이트
JEDEC Announces Publication of Release 4 of the DDR3 Serial Presence Detect Specification
http://www.jedec.org[...] [28]
웹사이트
Intel Extreme memory Profile (Intel XMP) DDR3 Technology
http://www.intel.com[...]
2009-05-29
[29]
간행물
Memory technology evolution: an overview of system memory technologies
http://h20000.www2.h[...]
Hewlett-Packard
[30]
웹사이트
What is LR-DIMM, LRDIMM Memory? (Load-Reduce DIMM)
http://www.simmteste[...]
2014-08-29
[31]
웹사이트
Addendum No. 1 to JESD79-3 – 1.35 V DDR3L-800, DDR3L-1066, DDR3L-1333, DDR3L-1600, and DDR3L-1866
https://www.jedec.or[...]
2019-09-08
[32]
웹사이트
Addendum No. 1 to JESD79-3 – 1.35 V DDR3L-800, DDR3L-1066, DDR3L-1333, DDR3L-1600, and DDR3L-1866
https://www.jedec.or[...]
2019-09-08
[33]
웹사이트
What is DDR3L Memory?
http://www.dell.com/[...]
Dell
2016-10-04
[34]
웹사이트
Addendum No. 2 to JESD79-3, 1.25 V DDR3U-800, DDR3U-1066, DDR3U-1333, and DDR3U-1600
https://www.jedec.or[...]
2019-09-08
[35]
웹사이트
Specification Will Encourage Lower Power Consumption for Countless Consumer Electronics, Networking and Computer Products
http://www.jedec.org[...] [36]
웹사이트
Addendum No. 2 to JESD79-3, 1.25 V DDR3U-800, DDR3U-1066, DDR3U-1333, and DDR3U-1600
https://www.jedec.or[...] [37]
웹사이트
DDR3: Frequently Asked Questions
http://www.kingston.[...]
2009-08-18
[38]
웹사이트
DDR3とは 【Double Data Rate 3】 (DDR3 SDRAM) - 意味/解説/説明/定義 : IT用語辞典
http://e-words.jp/w/[...]
2010-05-20
[39]
웹사이트
初のDDR3 DIMMが発売に、次世代チップセットに対応
https://akiba-pc.wat[...]
2010-05-19
[40]
웹사이트
CPU、HDD、メモリ相場情報(秋葉原 '08/6 第4週)
https://pc.watch.imp[...]
2010-05-19
[41]
웹사이트
CPU、HDD、メモリ相場情報(秋葉原 '10/5 第3週)(メモリ) - Core i5-680が発売、2.5インチ640GBが8,000円割れ
https://pc.watch.imp[...]
2010-05-19
[42]
뉴스
DDR4 not expected until 2015 - SemiAccurate
http://www.semiaccur[...] [43]
웹사이트
Kingston Rolls Out Industry’s First 2GHz Memory Modules for Intel Core i7 Platforms
http://www.xbitlabs.[...]
Xbit Laboratories
2008-10-29
[44]
웹사이트
Intel Extreme memory Profile (Intel XMP) DDR3 Technology
http://www.intel.com[...]
2012-09-14
[45]
문서
DDR3 SDRAM STANDARD | JEDEC
http://www.jedec.org[...] [46]
문서
Elpida goes green with development of 50nm process DDR3 SDRAM
http://www.digitimes[...] [47]
문서
Hewlett-Packard. Memory technology evolution: an overview of system memory technologies, page 18.
http://h20000.www2.h[...] [48]
웹사이트
DDR3 SDRAM 新機能の説明
http://www.elpida.co[...]
エルピーダメモリ
2009-03-01
[49]
웹사이트
DDR3: Frequently Asked Questions
http://www.kingston.[...]
2009-08-18
[50]
웹사이트
IDF: "DDR3 won't catch up with DDR2 during 2009"
http://www.pcpro.co.[...]
pcpro.co.uk
2008-08-19
[51]
뉴스
DDR3 Memory Won't Be Mainstream Until 2009
http://www.extremete[...]
extremetech.com
2007-04-17
[52]
웹사이트
New 50nm Process Will Make DDR3 Faster and Cheaper This Year
http://www.maximumpc[...]
maximumpc.com
2009-01-20
[53]
문서
DDR4 PDF page 23
http://intel.wingate[...] [54]
문서
Looking forward to DDR4
http://www.pcpro.co.[...] [55]
문서
DDR3 successor
http://www.heise-onl[...] [56]
웹인용
Specification Will Encourage Lower Power Consumption for Countless Consumer Electronics, Networking and Computer Products
http://www.jedec.org[...]
본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.